VLSI (4361102) - Winter 2024 Solution - Gujarati

પ્રશ્ન 1(અ) [3 ગુણ]

#

High K FINFET ના ફાયદા લખો.

જવાબ:

• High K dielectric: ગેટ leakage નોંધપાત્ર રીતે ઘટાડે છે
• 3D structure: ચેનલ પર વધુ સારું electrostatic control
• ઓછી પાવર: static અને dynamic power બંને ઘટાડે છે

યાદરાખવાની ટ્રિક: “High Performance, Low Power, Better Control”

પ્રશ્ન 1(બ) [4 ગુણ]

#

વ્યાખ્યા કરો: (1) pinch off point (2) Threshold Voltage.

જવાબ:

મુખ્ય MOSFET Parameters:

• Pinch-off point: VDS = VGS - VT, ચેનલ શૂન્ય પહોળાઈ સુધી સંકુચિત થાય છે
• Threshold voltage: Enhancement MOSFET માટે સામાન્ય રીતે 0.7V
• મહત્વપૂર્ણ parameters: બંને MOSFET operating regions નિર્ધારે છે

યાદરાખવાની ટ્રિક: “Threshold Turns ON, Pinch-off Points to Saturation”

પ્રશ્ન 1(ક) [7 ગુણ]

#

MOSFET transistor નું બંધારણ દોરો અને સમજાવો.

જવાબ:

ડાયાગ્રામ:

બંધારણના ઘટકો:

• ચેનલ formation: Oxide-semiconductor interface પર થાય છે
• Enhancement mode: VGS > VT હોય ત્યારે ચેનલ બને છે
• ચાર-terminal device: Gate, Source, Drain, Body connections

યાદરાખવાની ટ્રિક: “Gate Controls, Oxide Isolates, Source-Drain Conducts”

પ્રશ્ન 1(ક OR) [7 ગુણ]

#

Full Voltage Scaling અને Constant Voltage Scaling ની સરખામણી કરો.

જવાબ:

સરખામણી કોષ્ટક:

• Full scaling: બધા dimensions અને voltages પ્રમાણસર scale કરાય છે
• Constant voltage: ફક્ત physical dimensions scale કરાય છે, voltage અપરિવર્તિત
• Trade-off: Performance vs power vs reliability

યાદરાખવાની ટ્રિક: “Full scales All, Constant keeps Voltage”

પ્રશ્ન 2(અ) [3 ગુણ]

#

રેસિસ્ટિવ લોડ ઇનવર્ટર દોરો. જુદા જુદા ઓપરેશન રીજન માટે ઇનપુટ વોલ્ટેજની રેન્જ લખો.

જવાબ:

સર્કિટ ડાયાગ્રામ:

ઓપરેટિંગ રીજન કોષ્ટક:

યાદરાખવાની ટ્રિક: “Cut-off High, Triode Transition, Saturation Low”

પ્રશ્ન 2(બ) [4 ગુણ]

#

N channel MOSFET ની VDS-ID અને VGS-ID લાક્ષણિકતાઓ દોરો અને સમજાવો.

જવાબ:

VDS-ID લાક્ષણિકતાઓ:

લાક્ષણિકતાઓ કોષ્ટક:

• Triode region: ID વડે VDS સાથે linearly વધે છે
• Saturation: ID VDS થી સ્વતંત્ર, VGS પર આધારિત
• Square law: Saturation માં ID ∝ (VGS-VT)²

યાદરાખવાની ટ્રિક: “Linear in Triode, Square in Saturation”

પ્રશ્ન 2(ક) [7 ગુણ]

#

ડિપ્લેશન લોડ NMOS ઇનવર્ટર સર્કિટ દોરો અને તેની કાર્યપદ્ધતિ સમજાવો.

જવાબ:

સર્કિટ ડાયાગ્રામ:

ઓપરેશન કોષ્ટક:

• Depletion load: હંમેશા conducting, current source તરીકે કાર્ય કરે છે
• વધુ સારી performance: Resistive load કરતાં higher output voltage swing
• Gate connection: Depletion operation માટે ML નું gate source સાથે જોડાયેલું
• સુધારેલું noise margin: Enhancement load કરતાં વધુ સારું VOH

યાદરાખવાની ટ્રિક: “Depletion Always ON, Enhancement Controls Flow”

પ્રશ્ન 2(અ OR) [3 ગુણ]

#

CMOS ઇનવર્ટર ના ફાયદા વર્ણવો.

જવાબ:

ફાયદા કોષ્ટક:

• Complementary operation: એક transistor હંમેશા OFF
• ઉચ્ચ input impedance: Gate isolation ઉચ્ચ impedance પૂરું પાડે છે
• ઝડપી switching: ઓછા parasitic capacitances

યાદરાખવાની ટ્રિક: “Zero Power, Full Swing, High Immunity”

પ્રશ્ન 2(બ OR) [4 ગુણ]

#

નોઇસ માર્જિન વિગતવાર દોરો અને સમજાવો.

જવાબ:

વોલ્ટેજ ટ્રાન્સફર લાક્ષણિકતાઓ:

નોઇસ માર્જિન Parameters:

• High noise margin: Positive noise સામે immunity
• Low noise margin: Negative noise સામે immunity
• વધુ સારા CMOS: અન્ય logic families કરતાં higher noise margins

યાદરાખવાની ટ્રિક: “High goes Higher, Low goes Lower”

પ્રશ્ન 2(ક OR) [7 ગુણ]

#

N MOS ઇનવર્ટર ની VTC દોરો અને સમજાવો.

જવાબ:

વોલ્ટેજ ટ્રાન્સફર લાક્ષણિકતાઓ:

ઓપરેટિંગ રીજન કોષ્ટક:

• Region I: M1 OFF, કોઈ current flow નહીં, Vout = VDD
• Region II: M1 saturation માં, તીવ્ર transition
• Region III: M1 triode માં, ધીમેથી ઘટાડો
• Load line: Operating point intersection નિર્ધારે છે

યાદરાખવાની ટ્રિક: “Cut-off High, Saturation Sharp, Triode Low”

પ્રશ્ન 3(અ) [3 ગુણ]

#

Generalized મલ્ટીપલ ઇનપુટ NOR gate નું બાંધકામ ડિપ્લેશન NMOS લોડ સાથે દોરો અને સમજાવો.

જવાબ:

સર્કિટ ડાયાગ્રામ:

સત્ય કોષ્ટક:

• Parallel NMOS: કોઈપણ input HIGH હોય તો output LOW થાય છે
• NOR operation: Y = (A+B+C)'
• Depletion load: Pull-up current પૂરું પાડે છે

યાદરાખવાની ટ્રિક: “Parallel Pulls Down, Depletion Pulls Up”

પ્રશ્ન 3(બ) [4 ગુણ]

#

AOI અને OAI ના તફાવત લખો.

જવાબ:

સરખામણી કોષ્ટક:

• AOI: AND terms ORed પછી inverted
• OAI: OR terms ANDed પછી inverted
• CMOS implementation: Dual network structure
• Applications: Single stage માં complex logic functions

યાદરાખવાની ટ્રિક: “AOI: AND-OR-Invert, OAI: OR-AND-Invert”

પ્રશ્ન 3(ક) [7 ગુણ]

#

EX-OR gate CMOS ની મદદથી અને લોજીક ફંક્શન Z = (AB +CD)’ NMOS લોડની મદદથી અમલમાં મૂકો.

જવાબ:

EX-OR CMOS Implementation:

Z = (AB + CD)’ NMOS Implementation:

લોજીક Implementation કોષ્ટક:

• EX-OR: Efficient implementation માટે transmission gates જરૂરી
• AOI function: Natural NMOS implementation
• Power consideration: CMOS માં zero static power

યાદરાખવાની ટ્રિક: “EX-OR needs Transmission, AOI uses Series-Parallel”

પ્રશ્ન 3(અ OR) [3 ગુણ]

#

Generalized મલ્ટીપલ ઇનપુટ NAND gate નું બાંધકામ ડિપ્લેશન NMOS લોડ સાથે દોરો અને સમજાવો.

જવાબ:

સર્કિટ ડાયાગ્રામ:

ઓપરેશન કોષ્ટક:

• Series NMOS: બધા inputs HIGH હોવા જરૂરી output LOW કરવા માટે
• NAND operation: Y = (ABC)'
• Depletion load: હંમેશા pull-up current પૂરું પાડે છે

યાદરાખવાની ટ્રિક: “Series Needs All, NAND Says Not-AND”

પ્રશ્ન 3(બ OR) [4 ગુણ]

#

((P+R)(S+T))’ લોજીક ફંક્શન CMOS લોજીકની મદદથી અમલીકરણ કરો.

જવાબ:

CMOS Implementation:

સત્ય કોષ્ટક Implementation:

• PMOS: Groups વિથિન parallel, groups વચ્ચે series
• NMOS: Groups વિથિન series, groups વચ્ચે parallel
• Dual network: Complementary operation સુનિશ્ચિત કરે છે

યાદરાખવાની ટ્રિક: “PMOS does Opposite of NMOS”

પ્રશ્ન 3(ક OR) [7 ગુણ]

#

SR latch circuit ની કાર્યપદ્ધતિ વર્ણવો.

જવાબ:

SR Latch સર્કિટ:

સત્ય કોષ્ટક:

• Set operation: S=1, R=0 થી Q=1 થાય છે
• Reset operation: S=0, R=1 થી Q=0 થાય છે
• Hold state: S=0, R=0 પહેલાની state જાળવે છે
• અમાન્ય state: S=1, R=1 ટાળવી જોઈએ
• Cross-coupled: એક gate નું output બીજાના input માં જાય છે

યાદરાખવાની ટ્રિક: “Set Sets, Reset Resets, Both Bad”

પ્રશ્ન 4(અ) [3 ગુણ]

#

ચિપ ફેબ્રિકેશન માં Etching methods ની સરખામણી કરો.

જવાબ:

Etching Methods સરખામણી:

• Wet etching: પ્રવાહી રસાયણો વાપરે છે, બધી દિશાઓમાં હુમલો
• Dry etching: ગેસ/plasma વાપરે છે, વધુ સારું directional control
• Selectivity: એક સામગ્રીને બીજા કરતાં etch કરવાની ક્ષમતા

યાદરાખવાની ટ્રિક: “Wet is Wide, Dry is Directional”

પ્રશ્ન 4(બ) [4 ગુણ]

#

ટૂંક નોંધ લખો : Lithography

જવાબ:

Lithography Process Steps:

• Pattern transfer: Mask થી silicon wafer પર
• Resolution: Minimum feature size નિર્ધારે છે
• Alignment: Multiple layer processing માટે મહત્વપૂર્ણ
• UV wavelength: ટૂંકી wavelength વધુ સારું resolution આપે છે

યાદરાખવાની ટ્રિક: “Coat, Expose, Develop, Etch”

પ્રશ્ન 4(ક) [7 ગુણ]

#

Regularity, Modularity and Locality સમજાવો.

જવાબ:

ડિઝાઈન સિદ્ધાંતો કોષ્ટક:

Implementation વિગતો:

• Regularity: સમાન cell બારંબાર વાપરવાથી design complexity ઘટે છે
• Modularity: Well-defined interfaces સાથે top-down design
• Locality: Wire delays અને routing congestion ઘટાડે છે
• Design benefits: ઝડપી design cycle, વધુ સારી testability
• Manufacturing: Regular patterns દ્વારા સુધારેલી yield

Mermaid Diagram:

graph TD
    A[System Level] --> B[Module Level]
    B --> C[Cell Level]
    C --> D[Device Level]
    D --> E[Regular Structures]

યાદરાખવાની ટ્રિક: “Regular Modules with Local Connections”

પ્રશ્ન 4(અ OR) [3 ગુણ]

#

Design Hierarchy વ્યાખ્યાયિત કરો.

જવાબ:

Design Hierarchy Levels:

• Top-down approach: System નાના modules માં વિભાજિત
• Abstraction levels: દરેક level નીચેની details છુપાવે છે
• Interface definition: Levels વચ્ચે સ્પષ્ટ boundaries

યાદરાખવાની ટ્રિક: “System to Module to Cell”

પ્રશ્ન 4(બ OR) [4 ગુણ]

#

VLSI design flow chart દોરો અને સમજાવો.

જવાબ:

VLSI Design Flow:

graph TD
    A[System Specification] --> B[Architectural Design]
    B --> C[Logic Design]
    C --> D[Circuit Design]
    D --> E[Layout Design]
    E --> F[Fabrication]
    F --> G[Testing]

Design Flow કોષ્ટક:

યાદરાખવાની ટ્રિક: “Specify, Architect, Logic, Circuit, Layout, Fabricate, Test”

પ્રશ્ન 4(ક OR) [7 ગુણ]

#

ટૂંક નોંધ લખો : ‘VLSI Fabrication Process’

જવાબ:

મુખ્ય Fabrication Steps:

Process Flow:

• Wafer preparation: સ્વચ્છ silicon substrate
• Device formation: બિનેક steps દ્વારા transistors બનાવવા
• Interconnect: Connections માટે metal layers ઉમેરવા
• Passivation: પૂર્ણ થયેલા circuit ની સુરક્ષા
• Testing: Packaging પહેલાં functionality verify કરવી

Clean Room જરૂરિયાતો:

• Class 1-10: અત્યંત સ્વચ્છ વાતાવરણ જરૂરી
• Temperature control: ચોક્કસ process control
• Chemical purity: ઉચ્ચ-ગ્રેડ materials જરૂરી

યાદરાખવાની ટ્રિક: “Oxidize, Pattern, Etch, Implant, Deposit, Diffuse”

પ્રશ્ન 5(અ) [3 ગુણ]

#

વેરીલોગ પ્રોગ્રામિંગની જુદી જુદી પદ્ધતિ સરખાવો.

જવાબ:

Verilog Modeling Styles:

• Behavioral: Always blocks, if-else, case statements વાપરે છે
• Dataflow: Boolean operators સાથે assign statements વાપરે છે
• Structural: Gates અને modules explicitly instantiate કરે છે

યાદરાખવાની ટ્રિક: “Behavior Describes, Dataflow Assigns, Structure Connects”

પ્રશ્ન 5(બ) [4 ગુણ]

#

બિહેવિયરલ પદ્ધતિ થી NAND gate નો વેરીલોગ પ્રોગ્રામ લખો.

જવાબ:

module nand_gate_behavioral(
    input wire a, b,
    output reg y
);

always @(a or b) begin
    if (a == 1'b1 && b == 1'b1)
        y = 1'b0;
    else
        y = 1'b1;
end

endmodule

કોડ સમજૂતી:

• Always block: Inputs બદલાય ત્યારે execute થાય છે
• Sensitivity list: બધા input signals સમાવે છે
• Conditional statement: NAND logic implement કરે છે
• Reg declaration: Procedural assignment માટે જરૂરી

યાદરાખવાની ટ્રિક: “Always watch, IF both high THEN low ELSE high”

પ્રશ્ન 5(ક) [7 ગુણ]

#

4X1 multiplexer ની સર્કિટ દોરો. Case સ્ટેટમેંટ થી આ સર્કિટ નો વેરીલોગ પ્રોગ્રામ બનાવો.

જવાબ:

4X1 Multiplexer સર્કિટ:

Verilog કોડ:

module mux_4x1_case(
    input wire [1:0] sel,
    input wire i0, i1, i2, i3,
    output reg y
);

always @(*) begin
    case (sel)
        2'b00: y = i0;
        2'b01: y = i1;
        2'b10: y = i2;
        2'b11: y = i3;
        default: y = 1'bx;
    endcase
end

endmodule

સત્ય કોષ્ટક:

યાદરાખવાની ટ્રિક: “Case Selects, Default Protects”

પ્રશ્ન 5(અ OR) [3 ગુણ]

#

ઉદાહરણ સાથે Testbench વ્યાખ્યાયિત કરો.

જવાબ:

Testbench વ્યાખ્યા: Testbench એ Verilog module છે જે design under test (DUT) ને stimulus પૂરું પાડે છે અને તેના response ને monitor કરે છે.

ઉદાહરણ Testbench:

module test_and_gate;
    reg a, b;
    wire y;
    
    and_gate dut(.a(a), .b(b), .y(y));
    
    initial begin
        a = 0; b = 0; #10;
        a = 0; b = 1; #10;
        a = 1; b = 0; #10;
        a = 1; b = 1; #10;
    end
endmodule

• DUT instantiation: Design under test નું instance બનાવે છે
• Stimulus generation: Input test vectors પૂરા પાડે છે
• કોઈ ports નહીં: Testbench top-level module છે

યાદરાખવાની ટ્રિક: “Test Provides Stimulus, Monitors Response”

પ્રશ્ન 5(બ OR) [4 ગુણ]

#

ડેટા ફ્લો પદ્ધતિ થી Half Adder નો વેરીલોગ પ્રોગ્રામ લખો.

જવાબ:

module half_adder_dataflow(
    input wire a, b,
    output wire sum, carry
);

assign sum = a ^ b;    // XOR for sum
assign carry = a & b;  // AND for carry

endmodule

લોજીક Implementation:

• Sum: Inputs વચ્ચે XOR operation
• Carry: Inputs વચ્ચે AND operation
• Assign statement: Dataflow માટે continuous assignment
• Boolean operators: ^ (XOR), & (AND)

સત્ય કોષ્ટક:

યાદરાખવાની ટ્રિક: “XOR Sums, AND Carries”

પ્રશ્ન 5(ક OR) [7 ગુણ]

#

Encoder નું કાર્ય લખો. if..else વડે 8X3 Encoder નો વેરીલોગ કોડ બનાવો.

જવાબ:

Encoder કાર્ય: Encoder 2ⁿ input lines ને n output lines માં convert કરે છે. 8X3 encoder 8 inputs ને 3-bit binary output માં convert કરે છે.

Priority કોષ્ટક:

Verilog કોડ:

module encoder_8x3(
    input wire [7:0] i,
    output reg [2:0] y
);

always @(*) begin
    if (i[7])
        y = 3'b111;
    else if (i[6])
        y = 3'b110;
    else if (i[5])
        y = 3'b101;
    else if (i[4])
        y = 3'b100;
    else if (i[3])
        y = 3'b011;
    else if (i[2])
        y = 3'b010;
    else if (i[1])
        y = 3'b001;
    else if (i[0])
        y = 3'b000;
    else
        y = 3'bxxx;
end

endmodule

• Priority encoding: ઉચ્ચ index inputs ને priority
• If-else chain: Priority logic implement કરે છે
• Binary encoding: Active input ને binary representation માં convert કરે છે

યાદરાખવાની ટ્રિક: “Priority from High to Low, Binary Output Flows”