

# GUJARAT TECHNOLOGICAL UNIVERSITY

Diploma Engineering – SEMESTER – 5 (NEW) – EXAMINATION – Winter-2024

Subject Code: 4353206

Date: 29-11-2024

Subject Name: VLSI Technology

Time: 10:30 AM TO 01:00 PM

Total Marks: 70

Instructions:

1. Attempt all questions.
2. Make Suitable assumptions wherever necessary.
3. Figures to the right indicate full marks.
4. Use of simple calculators and non-programmable scientific calculators are permitted
5. English version is authentic.

		Marks
Q.1	(a) Draw all symbols for enhancement and depletion type MOSFET.	03
પ્રશ્ન.1	(અ) એનહેન્સમેન્ટ અને ડીપ્લેશન ટાઇપ MOSFET માટે સિમ્બોલ દોરો.	૦૩
	(b) Define: 1) Hierarchy 2) Regularity	04
	(બ) વ્યાખ્યા આપો: ૧) હાઇરાર્કી ૨)રેગ્યુલારીટી	૦૪
	(c) Explain MOS under external bias.	07
	(ક) MOS અન્ડર એક્ષટરનલ બાયસ સમજાવો.	૦૭
	<b>OR</b>	
	(c) What is the need for scaling? Explain types of scaling with its effect.	07
	(ક) સ્કેલીંગ ની શું જરૂરિયાત છે? સ્કેલીંગ ના ટાઇપ તેની ઇફેક્ટ સાથે સમજાવો.	૦૭
Q.2	(a) Write short note on FPGA.	03
પ્રશ્ન.2	(અ) FPGA પર ટૂંકનોંધ લખો.	૦૩
	(b) Compare semi-custom and full custom design methodologies.	04
	(બ) સેમી કસ્ટમ અને ફુલ કસ્ટમ ડિઝાઇન મેથોડોલોજી સરખાવો.	૦૪
	(c) Explain MOSFET operation for 1) $0 < V_{DS} < V_{DSAT}$ 2) $V_{DS} = V_{DSAT}$ 3) $V_{DS} > V_{DSAT}$	07
	(ક) 1) $0 < V_{DS} < V_{DSAT}$ 2) $V_{DS} = V_{DSAT}$ 3) $V_{DS} > V_{DSAT}$ માટે MOSFET ઓપરેશન સમજાવો.	૦૭
	<b>OR</b>	
Q.2	(a) Explain standard cell-based design.	03
પ્રશ્ન.2	(અ) સ્ટાન્ડર્ડ સેલ બેઝ્ડ ડિઝાઇન સમજાવો.	૦૩
	(b) Draw and explain Y-chart.	04
	(બ) Y ચાર્ટ દોરો અને સમજાવો.	૦૪
	(c) Explain gradual channel approximation for MOSFET current-voltage characteristics.	07
	(ક) MOSFET કરંટ-વોલ્ટેજ કેરેક્ટરિસ્ટીક માટે ગ્રેજુઅલ ચેનલ એપ્રોક્સીમેશન સમજાવો.	૦૭
Q. 3	(a) Draw symbol and write truth table of ideal inverter. Draw and explain VTC of ideal inverter.	03
પ્રશ્ન.3	(અ) આઇડલ ઇન્વરટર નો સિમ્બોલ દોરો અને ટ્રુથ ટેબલ લખો. આઇડલ ઇન્વરટર માટે VTC દોરો અને સમજાવો.	૦૩
	(b) Explain generalized inverter circuit with its VTC.	04
	(બ) જનરાલાઇઝ્ડ ઇન્વરટર સર્કીટ VTC સાથે સમજાવો.	૦૪

	(c) Describe depletion load nMOS inverter with its circuit, operating region and VTC.	<b>07</b>
	(ક) ડીપ્લેશન લોડ nMOS ઇન્વર્ટર તેની સર્કીટ, ઓપરેટીંગ રિજિયન અને VTC સાથે સમજાવો.	૦૭
<b>OR</b>		
<b>Q. 3</b>	(a) Explain noise margin.	<b>03</b>
પ્રશ્ન.૩	(અ) નોઈઝ માર્જીન સમજાવો.	૦૩
	(b) Explain resistive load inverter.	<b>04</b>
	(બ) રેઝીસ્ટીવ લોડ ઇન્વર્ટર સમજાવો.	૦૪
	(c) Explain CMOS inverter with its VTC.	<b>07</b>
	(ક) CMOS ઇન્વર્ટર તેની VTC સાથે સમજાવો.	૦૭
<b>Q. 4</b>	(a) Draw AOI with CMOS implementation.	<b>03</b>
પ્રશ્ન.૪	(અ) AOI CMOS થી દોરો.	૦૩
	(b) Implement two input NOR and NAND gate using depletion load nMOS.	<b>04</b>
	(બ) બે ઇનપુટ NOR અને NAND ગેટ ડીપ્લેશન લોડ nMOS થી બનાવો.	૦૪
	(c) Implement CMOS SR latch using NOR2 and NAND2 gates.	<b>07</b>
	(ક) NOR2 અને NAND2 નો ઉપયોગ કરીને CMOS SR લેચ ઇમ્પ્લીમેન્ટ કરો.	૦૭
<b>OR</b>		
<b>Q. 4</b>	(a) Implement XOR function using CMOS.	<b>03</b>
પ્રશ્ન.૪	(અ) CMOS નો ઉપયોગ કરીને XOR ફંક્શન ઇમ્પ્લીમેન્ટ કરો.	૦૩
	(b) Implement two input NOR and NAND gate using CMOS.	<b>04</b>
	(બ) બે ઇનપુટ NOR અને NAND ગેટ CMOS થી બનાવો.	૦૪
	(c) Implement $Y=[PQ+R(S+T)]'$ Boolean equation using depletion load nMOS and CMOS.	<b>07</b>
	(ક) $Y=[PQ+R(S+T)]'$ બુલિયન સમીકરણ ડીપ્લેશન લોડ nMOS થી ઇમ્પ્લીમેન્ટ કરો.	૦૭
<b>Q.5</b>	(a) Explain design styles used in Verilog.	<b>03</b>
પ્રશ્ન.૫	(અ) વેરીલોગ માં ઉપયોગ થતી ડીઝાઇન સ્ટાઇલ સમજાવો.	૦૩
	(b) Write Verilog program for full adder using behavioral modeling.	<b>04</b>
	(બ) બીહેવીયરલ મોડેલિંગ થી ફૂલ એડર માટે વેરીલોગ પ્રોગ્રામ લખો.	૦૪
	(c) Describe the function of CASE statement. Write Verilog code of 3x8 decoder using CASE statement.	<b>07</b>
	(ક) CASE સ્ટેટમેન્ટ નું ફંક્શન વર્ણવો. CASE સ્ટેટમેન્ટ નો ઉપયોગ કરીને 3x8 ડીકોડરનો વેરીલોગ કોડ લખો.	૦૭
<b>OR</b>		
<b>Q.5</b>	(a) Write Verilog code to implement 2:1 multiplexer.	<b>03</b>
પ્રશ્ન.૫	(અ) ૨:૧ મલ્ટીપ્લેક્સર ઇમ્પ્લીમેન્ટ કરતો વેરીલોગ કોડ લખો.	૦૩
	(b) Write Verilog program for D flip-flop using behavioral modeling.	<b>04</b>
	(બ) બીહેવીયરલ મોડેલિંગ થી D-ફ્લોપ ફ્લોપ માટે વેરીલોગ પ્રોગ્રામ લખો.	૦૪
	(c) Explain testbench in brief. Write Verilog code to implement 4-bit down counter.	<b>07</b>
	(ક) ટેસ્ટબેંચ ટૂંકમાં વર્ણવો. ૪-બીટ ડાઉન કાઉન્ટર ઇમ્પ્લીમેન્ટ કરવાનો વેરીલોગ કોડ લખો.	૦૭

\*\*\*\*\*